数字电路与逻辑设计（多篇）

[寄语]数字电路与逻辑设计（多篇）为好范文网的会员投稿推荐，但愿对你的学习工作带来帮助。

数字电路与逻辑设计 篇一

关键词： multisim 数字电路实验 电路仿真

1.引言

《数字电子技术》是高职院校电子信息类相关专业的一门专业基础课，其实践性很强，要求学生在掌握基本理论知识的同时还要具备对电路进行分析、设计、调试、完善电路等重要的实际应用技能。因此，为了提高教学质量，当前设有电子类专业的高职院校包括所有的本科院校及中专职业学校都会配备相应的实验室。然而现实是，介于资金、管理、设备损坏率等多方面的因素，实验室规模受到很大程度的限制，设备、仪器、仪表的数量、种类均使实验室不能满足完成各种实验的要求。

随着计算机技术的发展，大批量的电子EDA软件应需而生，pspice、protel、EWB、proteus及multisim等。使用仿真软件，可以摆脱对硬件条件的依赖，且可以利用专业的软件对设计电路进行专业的仿真、测试，确保设计的准确度，从而避免人工设计中出现的各类问题。Multisim与其他软件相比具有界面直观、操作简单、一键仿真及仿真结果可视化等优点，尤其适合理论知识较弱的高职院校类学生使用。通过动态、直观的仿真，一方面可以加深学生对理论知识的理解，另一方面可以提高电路设计的准确率，避免人力、物力、财力方面不必要的浪费。

2. Multisim软件

Multisim的前身实际上就是加拿大IIT公司的EWB（Electrical Workbench），EWB版本更新到6.0的时候，IIT公司将电路仿真与设计这一模块改名为multisim，不仅增强了软件在仿真、测试、分析方面的功能，而且丰富了仿真元件的数量，使得仿真更精确，进一步提高电路设计的可行度。我们选用的是美国国家仪器公司发行的multisim11版本，与之前的版本相比具有更丰富的元件量，且可进行单片机仿真。

2.1 定制用户界面

进入multisim仿真平台，我们可以根据电路的需要、自己的喜好改变界面，包括电路颜色、图纸尺寸、元件的符号标准等。执行option/sheet properties菜单可打开属性对话框。进入“circuit”选项卡，在“show”选项组可以设置元件、节点、导线上所显示的说明性文字等信息，在“color”选项组可设置元件、导线、背景的颜色； “workspace”选项卡则可以设置图纸大小及显示模式；“wiring”选项卡用来改变导线、总线的宽度；其他选项卡不再一一赘述（见图1）。

图1 界面定制对话框

2.2元件库

Multisim拥有规模庞大的元件库，并将所有元件分为17类，便于查找选择。选择view/toolbars/components菜单可以调出元件工具栏，如图2所示，点击各个按钮可以直接进入对应类别的元件库选取元件，选择place/component菜单可以打开元件选取对话框。平台提供多方向翻转、属性设置等元件编辑功能，可非常方便地修改其库中提供的任何元器件并且创建自己需要的各种元器件。

图2 元件工具栏

2.3 仪器仪表

Multisim自带了20多种虚拟仪器仪表，既提供示波器、函数信号发生器、逻辑分析仪等实际存在的仪器，又有字信号发生器及逻辑转换仪等这些在现实实验室找不到的仪器，而且在使用数量上不受限制，这为电路仿真提供了强大的保障。通过view/toolbars/instruments菜单可以调出仪器仪表工具栏，如图3所示。

图3 仪器仪表工具栏

3.数字电子技术虚拟实训设置

实训教学环节在高职院校数字电子技术课程教学中是至关重要的。所有的实训都可以归结为三大模块：功能验证模块、扩展应用模块和综合设计模块，使学生由简入难，逐步领会到电路应用、设计的概念，进而提高自身的综合能力。我们将结合案例说明不同类型的数字电路实训模块。

3.1 功能验证实训模块

功能验证模块主要培养学生的操作技能，用以加深对理论知识的理解，包括两大类：一类是对基础逻辑门的功能验证，一类则是对常用芯片（器件）的逻辑功能进行验证、测试。

3.1.1 基础逻辑门逻辑功能验证

基础的逻辑门就是与、或、非、与非、或非、与或非、异或、同或等这些实现简单逻辑功能转换的逻辑门，要求学生掌握它们的逻辑关系。在此，以或非、与非为例，搭建如图4所示的简单电路，即可实现其功能验证。拨动拨码开关，可以改变与非、或非门两个输入端接收到的高低电平，在输出端，指示灯亮代表输出为高电平、反之则为低电平。实验操作：分别设置00、01、10、11四种不同输入组合，记录对应的逻辑输出，分析数据，理论联系虚拟实训加深对逻辑门的理解。

（a）与非门？摇？摇？摇 ？摇 （b）或非门

图4 基础逻辑门功能验证

3.1.2 常用芯片逻辑功能验证

数字电子技术课程中，学生会学到74LS138（译码器）、74LS148（编码器）、74LS151（数据选择器）、74LS161（计数器）、74LS194（寄存器）等众多中小规模组合、时序集成电路，与基本逻辑门相比，这些芯片其逻辑功能不再单一，验证相对繁琐。图5是搭建的194（双向移位寄存器）功能验证电路，双向移位寄存器除了有左移、右移主要功能外，还具有异步清零、同步置数功能。参照使能端的优先级别，设置功能验证步骤如下：

3.1.2.1异步清零功能，图中clear为控制清零端的开关，开关拨向ground一侧，清零端接收到低电平，194处于清零状态，四个输出端均变零。

3.1.2.2同步置数功能，S0、S1为芯片控制执行除清零外其他三种功能的端口，首先要保证clear为高电平，有时钟信号（CLK端可接收到一定频率的脉冲信号），然后S0、S1才起控制作用。要置数，S0、S1均为高电平，也就是S0=S1=1，满足置数条件，将数据输入端PA、PB、PC、PD的数值分别传递给寄存器的四个输出端QA、QB、QC、QD。图5即为置入0011数据的仿真结果图。

图5 194功能验证电路

3.1.2.3左移功能，在满足clear=1的条件下，设置S1=1、S0=0，在CLK上升沿的作用下即可实现左移功能，依次将SL端的数据串行送入寄存器。

3.1.2.4右移功能，与左移功能的条件区别仅在于S1=0、S0=1，右移时则依次将SR端的数据串行送入寄存器。

3.2 扩展应用模块

扩展应用模块是在功能验证的基础上，培养学生分析、设计数字逻辑电路的能力，可以结合简单逻辑门的辅助来实现常见数字芯片的基本应用。

3.2.1 基础逻辑门的应用

主要培养学生当没有某种逻辑门的时候，如何用另一种逻辑门实现具体要求。比如可以用与非门实现与逻辑、或逻辑、非逻辑，图6所示为用与非门实现与逻辑（有0得0）和或逻辑（有1得1）。

（a）与逻辑 ？摇 ？摇？摇？摇 （b）或逻辑

图6 与非门应用

3.2.2 集成芯片的扩展实训

集成芯片的扩展是指利用基础逻辑门的辅助实现一些芯片本身所不能实现的功能要求。利用2片138实现4-16线的译码器；利用151实现16选1的数据选择器；用194制作扭环形、环形计数器；利用555芯片来实现多谐振荡器、施密特触发器等，扩展实训是为了培养学生灵活使用芯片的能力，这些都将对提高学生的综合设计能力有莫大的帮助。图7是用异步2-5-10进制计数器290级联而成的60进制计数器，个位是10进制，十位为利用290的置零功能构成的6进制计数器。这个电路要求学生掌握两个技能：一个是单片290的功能扩展，另一个则是关于芯片的级联。

图7 级联构成60进制计数器

3.3 综合设计模块

综合设计模块是指不同功能的芯片组合起来完成特定的逻辑功能，考验的是学生的综合能力。不但要了解所用芯片的原理、基本功能，还要把他们巧妙地结合在一起实现一定的功能要求。用触发器完成多路抢答器、用555实现各种报警电路、用138和151构成分时数据传输电路、结合多谐振荡器和计数器构成流水灯，这些都是一些利用数字集成电路实现的常见功能性电路。综合设计模块主要培养学以致用的能力，提高他们的实用性技能。

用计数器和数据选择器可以实现任意的序列脉冲发生器，在此，我们要求实现一个能周期性输出“011011”的序列脉冲发生器。设计方案有多种，计数器加各种门电路、多个触发器加门电路等。我们选择计数器和数据选择器实现，设计过程如下：（1）脉冲序列的长度为仅为6，那么用1片161制作一个6进制的计数器即可满足长度要求。（2）序列的内容为“011011”，将151的数据端从低位到高位依次设置为011011。（3）考虑计数器是需要时钟信号的，这里我们用555芯片构成多谐振荡电路来提供161的时钟信号。

图8 “011011”序列脉冲发生器

基于以上设计思路，搭建出图8所示电路，运行仿真，用逻辑分析仪测量输出信号，结果如图9所示，上方为输出的序列脉冲，下方为时钟信号，通过改变可调电阻的阻值可以改变序列脉冲的输出周期。

图9 逻辑分析仪测量结果

经过此次设计，学生既熟悉了555芯片、计数器、数据选择器的原理及应用，又掌握了序列脉冲发生器的设计思路、实现方法。

利用仿真平台验证、设计电路最大的优势是没有约束、限制，可完全照自己的思路选择元器件搭建电路，通过仿真发现问题所在，修改参数、元件，不断地完善电路以达到最理想的结果，最后再完成电路的实体设计、制作。这在很大程度上节约了各项成本，而且不会因为材料的浪费、仪器的损坏给学生造成心理负担，挫伤他们设计电路的积极性。

4.结语

在“教”方面，虚拟实训使得课堂不再平淡、乏味，勾起学生的学习兴趣；“学”方面，搭建好的电路，可以无限制地设置元件参数、修改电路的搭接，而且大量地避免各种损失，使得学生放开胆子思考电路设计的各种方案、完善电路，从而达到最佳设计。

当代社会需要的是能够不断接受挑战的人才，对学生综合能力的要求持续升高，虚拟实训引发学生的学习兴趣、开发学生设计电路的发散性思维，并且在培养学生分析问题、解决问题的能力方面有不可估量的作用。

参考文献：

[1]余红娟。数字电子技术[M].北京：高等教育出版社，2013.

数字电路与逻辑设计 篇二

【关键词】数字逻辑；下标计算法；趋势分析法；Proteus软件

《数字逻辑》是计算机科学与技术专业以及电气、电子信息类专业的一门专业基础课，主要介绍数字逻辑电路的分析和设计的方法[1]，是微机原理与接口技术、单片机原理等专业课程的先导课程。该课程对学生要求起点较低，不需要过高的前序知识，但实践性较强，内容分散，不容易记忆。学生一开始接触的是基本概念、原理方法、数字逻辑运算等，内容抽象，与实际的逻辑电路联系不多，导致学生一开始就对这门课不感兴趣[2]。而在课程后半段讲解“中规模通用集成电路”时，单纯依靠板书或PPT，无法让学生对各种数字逻辑电路的结构和功能进行深入了解和分析，更加无法培养学生设计数字逻辑电路的能力。在这种情况下，教师如何在有限的时间内，精心设计教学方案，改革教学方法和教学手段，激发学生的学习热情，提高教学质量，是一个值得认真研究和深入讨论的问题[3]。下面将分别从教学方法和教学手段方面探讨如何改进数字逻辑课程的教学，从而降低课程讲解难度，提升学生的学习效率和效果，最终提升教学质量[4]。

1 教学方法改进

在涉及数字逻辑课程前面一部分内容，包括逻辑代数、组合逻辑电路和时序逻辑电路等章节的教学时，采用好的技巧或方法往往能使运算或分析更易懂、更方便且更不容易出错。下面针对数字逻辑课程中“逻辑函数表达式转换”内容提出“下标计算法”，针对“同步时序逻辑电路设计”的原始状态图构建环节提出“趋势分析法”，在避免教学过程中对教材内容原样照搬的同时，更加简化计算和降低分析难度，更大程度上避免错误的发生。

1.1 下标计算法

将一个任意逻辑函数表达式转换成标准与-或表达式是数字逻辑课程中的基础，包括卡诺图化简逻辑函数、二进制译码器或多路选择器实现逻辑函数等内容中均会用到。教材中主要采用的是代数转换法，分两步进行：

这种转换方法第一步不可或缺，但是第二步扩展最小项时会使逻辑函数变得更加复杂，运算过程中更加容易出错。针对这种缺陷，为简化计算和减少错误，在第二步运算过程中采用“下标计算法”。这种方法是把第一步得出的一般与-或表达式中的每个非最小项的与项通过表格的形式单列出来，然后计算出每个与项的全部最小项下标，并且找出所有出现且不重复的下标值，最后直接得出标准与-或表达式的简写形式。

第二步：采用“下标计算法”得出标准与-或表达式，运算过程如表1所示。

从表1中可找到出现的全部不重复下标分别是0、1、3、6、7，因而可直接得出标准与-或表达式的简写形式为

1.2 趋势分析法

在完全确定同步时序逻辑电路的设计过程中，形成正确的原始状态图是设计的第一步也是最关键的一步，否则设计出来的电路必然是错误的。而在同步计数器、序列检测器和代码检测器这三种同步时序逻辑电路的设计中，序列检测器的原始状态图的建立又是其中的重点和难点。教材中所采用的方法可行但是难以理解，学生在设计类似电路时很容易出错。针对这个问题，采用“趋势分析法”能够较好的解决。所谓“趋势分析法”，就是根据每个状态的存储功能和输入序列的变化趋势，分析现态在下一个输入信号出现时应该指向哪一个次态，这样逐步分析下去，最后得出正确的原始状态图的方法。下面以“0101”序列检测器为例来说明用“趋势分析法”建立原始状态图的过程。

例如，作出“0101”序列检测器的Mealy型状态图，典型输入/输出序列如下：

输入x 1 1 0 1 0 1 0 1 0 0 1 1

输出Z 0 0 0 0 0 1 0 1 0 0 0 0

首先分析需要使用的状态数目。按照一位输入的序列检测器的一般状态数规律，如果需要检测的序列有n位，则状态数需要n+1个。这是因为其中第一个状态为初态，其他n个状态用于存储n位序列的变化过程。此处待检测序列是“0101”共四位数，故而需要五个状态。其中A状态为初始状态，B状态用于存储输入信号“0”，C状态用于存储输入信号“01”，D状态用于存储输入信号“010”，E状态用于存储输入信号“0101”（即待测序列）。

接下来采用“趋势分析法”作出Mealy型原始状态图，分析过程如图1所示。

“趋势分析法”分析过程说明如下：

（1）从初态A开始，当x=0时，状态从A到B，因为状态B存信号“0”，输(www.haoword.com)出Z=0；当x=1时，状态从A到A保持不变，输出Z=0。

（2）此时处于状态B。当x=0时，状态从B到B，输出Z=0；当x=1时，状态从B到C，因为状态C存信号“01”，输出Z=0。

（3）此时处于状态C。当x=0时，状态从C到D，因为状态D存信号“010”，输出Z=0；当x=1时，状态从C到A，因为信号“011”不能构成“0101”序列的任何一部分，所以只能回到初态A，输出Z=0。

（4）此时处于状态D。当x=0时，状态从D到B，因为状态B存信号“0”，输出Z=0；当x=1时，状态从D到E，因为已经构成“0101”序列，并且输出Z=1（只有检测到待测序列时输出Z=1，否则Z=0）。

（5）此时处于状态E。当x=0时，状态从E到D，因为状态D存信号“010”，输出Z=0；当x=1时，状态从E到A，因为信号“011”不能构成“0101”序列的任何一部分，输出Z=0。注意“当x=0时，状态从E到D”是学生分析时最容易出错的地方，错误原因在于认为“状态应该是从E到B”，这是没有考虑到当输入信号“0101……”重复出现时，前一个“0101”序列的后半段能够作为下一个“0101”序列的前半段这种情况。

2 教学手段改进

为了增强学生对数字电路的感性认识，加深学生对数字逻辑分析方法的理解，掌握常用集成器件的基本使用方法，提高学生学习兴趣[6]，避免枯燥的集成芯片和数字逻辑电路功能讲解。将Proteus软件引入数字逻辑课程教学，可增强教学的生动性和直观性[7]。Proteus 软件具有多种元件库，其中的元器件大多均可直接用于实际电路的搭建，而且该软件提供了多种与实际仪器仪表用法相似的虚拟仪器设备，还有各种信号源，几乎可以完成各类数字逻辑电路的设计、测试和辅助分析工作[8]。

在讲解通用中规模时序逻辑电路章节的集成计数器相关内容时，用同步计数器构建任意进制计数器有多种方法，电路比较灵活，既可以利用计数器的清除端，也可以用预置功能。此时可利用Proteus仿真演示动态过程，节约大量的教师口头讲述时间，这样更具感染力和说服力，学生也更容易理解接受[9]。

例如，4位二进制同步可逆计数器74193构成模10加法计数器和模12减法计数器，要求用Proteus软件实现。其仿真结果如图2所示。

图中电路分成上下两个部分，上半部分电路是模10加法计数器，下半部分电路是模12减法计数器。两个计数器电路相同之处是均由信号发生器（发出频率为1Hz，电压为0-+5V的方波信号）、同步可逆计数器74193、七段显示译码器7448和七段共阴极数码管构成。不同之处在于加法计数器采用累加计数，当计数器输出由1001变成1010时，与门输出为1，该信号接至清除端MR，使计数器状态变成0000，因而其计数范围是0000-1001，从而构成模10加法计数器。而减法计数器采用累减计数，初始设置端平时为1，电路开始工作时置入初态1111，然后开始减1计数，当计数器输出由0100变为0011时，或门输出由1变为0，该信号送至预置端PL，使计数器立即置入1111，因而其计数范围是1111-0100，从而构成模12减法计数器。

3 结语

通过“下标计算法”能够让学生在进行逻辑函数表达式转换时更加简便快速、少犯错误。通过“趋势分析法”能够让学生在同步时序逻辑电路的设计过程中，走好关键的第一步，形成正确的原始状态图。通过Proteus软件仿真，能够让原本枯燥乏味的数字逻辑电路讲解变得更加形象、生动和直观。在教学过程中需要不断地研究和尝试新的教学方法和教学手段，以提高数字逻辑课程的教学效果，为学生学习后续专业课程以及为解决工程实践中所遇到的数字系统问题打下坚实的基础。

【参考文献】

[1]陶永明。《数字逻辑》课程教学方法研究及探讨[J].现代计算机：专业版，2010（5）：98-102.

[2]董汉磊，吕治国。“数字逻辑设计”课程教学改革研究[J].中国电力教育，2011（28）：122-123.

[3]徐健宁。《数字逻辑电路》课程的教改探索[J].职业时空，2011，7（9）：109-110.

[4]施键兰，赵芮，黄文秀，等。《数字逻辑》课程教学改革的探索[J].现代计算机：专业版，2011（23）：45-47.

[5]欧阳星明，于俊清，等。数字逻辑[M].4版。武汉：华中科技大学出版社，2009：32-34.

[6]庄立运，王晓辉。Proteus在数字电子技术课堂教学中的应用探讨[J].科技信息， 2011（13）：84.

[7]陈坚祯，阳平，程鹏，等。Proteus仿真在计算机嵌入式方向系列课程中的应用[J]. 湖南科技学院学报，2012，33（8）：63-65.

数字电路与逻辑设计 篇三

关键词：计算机，电器控制，模拟，CAD

一、引言

实现顺序控制的电器控制线路的数学模型是一组逻辑关系表达式，其中逻辑变量代表控制触点，受控元件的电磁线圈为各触点的逻辑函数，逻辑函数值即对应受控元件的工作状态。在电器控制系统运行过程中，各元件及触点状态的变化，使逻辑运算结果随之改变，这种变化的过程实际就是电器控制线路的运行过程。

电器控制系统中元件与控制触点之间的逻辑关系是根据系统控制要求确定的，模拟控制线路的运行过程就是要按一定顺序解算控制系统的数学模型——逻辑代数方程组。在方程组中，以逻辑函数代表运算元件的电磁线圈，以逻辑变量代表元件触点。对同一电器元件来说，其线圈和触点的物理状态是互相关联的，可约定逻辑函数值为“1”时表示线圈得电，同名的原变量取值为“1”，表示动合触点闭合；反之，逻辑函数值为“0”时表示线圈得电，同名的原变量取值为“0”，动合触点断开。

二、电器控制线路模拟运行程序设计的主要思路

1.表达式分析的基本原理

计算机高级程序设计语言编译系统中，通常配备有字符型变量，一个数学表达式可以以集中或分散的形式存储在这类变量中。将一个具有物理意义或数学意义的函数表达式转换为计算机能够执行的指令的过程，称为表达式句法分析。表达式的分析过程是按严格的代数规则进行的，因为电器控制线路的数学模型是逻辑代数方程，故模拟运行程序中表达式分析依据的即为逻辑代数运算规则。

“递归下降法”是比较常用的表达式句法分析方法，其基本过程就是将一个完整的表达式逐项分解，分解出的成分可以是变量、运算符或子表达式，当根据分解规则识别出被分解出来的某个成分为子表达式时，就要继续进行分解，直至所有被分解出的成分皆为最基本元素为止（所谓最基本元素，即为事先约定的可以直接参与计算的变量和运算符）。

在设计表达式分析程序时，首先要约定变量、运算符及子表达式定界符，笔者根据电器控制线路数学模型——逻辑代数方程的基本运算规则，以及有关电器元件文字符号的标准规定，约定以下一些字符串为合法的逻辑变量：

sb——手动按钮动合触点变量；nsb——手动按钮动断触点变量；

sq——行程开关动合触点变量；nsq——行程开关动断触点变量；

KM——接触器线圈函数；

km——接触器动合触点变量；nkm——接触器动断触点变量；

K——中间继电器线圈函数；

k——中间继电器动合触点变量；nk——中间继电器动断触点变量；

KT——时间继电器线圈函数；

kt——时间继电器瞬时动合触点变量；nkt——时间继电器瞬时动断触点变量；

t——时间继电器延时动合触点变量；nt——时间继电器延时动断触点变量；

YA——电磁铁线圈函数，

约定在上述各逻辑函数及逻辑变量之后可附加0～9数字序号。约定“*”为逻辑“与”运算符，表示线路中的串联连接；“+”为逻辑“或”运算符，表示线路中的并联连接；“=”为逻辑函数赋值符。约定“（”、“）”为子表达式的定界符。

2.表达式分析的实现过程

设一电器控制线路原理图如图1所示，对应的逻辑关系表达式如下：

K=(sb1+k)*nsb2

其中sb1为K的起始信号，sb2为K的终止信号，k是元件K的自锁触点。当sb1出现时其逻辑值为“1”，在sb2没有出现之前sb2的逻辑值为“0”，nsb2即为“1”，故经逻辑运算K的逻辑值是“1”，即表示元件K得电，随即k的逻辑值由“0”变为“1”，表示自锁触点k自锁闭合。

对这样的逻辑函数表达式的分析过程是从“=”右侧字符串分解开始的，每分解出一个元素就要返回一个记号（称作token），这是表达式分解的核心过程，图2为求取表达式元素分解子程序（get_token）流程图，围绕元素分解过程构成的表达式分析程序（caculate）流程图如图3所示。

图2表达式元素分解子程序(get_token)流程图

以前面图1为例，进入caculat程序后调用get_token函数，得到函数名K及“=”符号，以下顺序调用level2、level3、leve4子程，判断出得到的是“（”符号时，说明后面是一个子表达式，随即递归调用level2子程，且再依次进入level3、level4子程，这时可得出逻辑变量名sb1极其状态值。其后由level4返回到level3并调用get_token函数，得到“+”运算符后返回。返回到level2后判断出“+”运算符，即要调用get_token函数，得到变量名k及其状态值并执行逻辑或运算，将计算结果存入一暂存变量result中，然后从level2退出。这时会返回到level4子程中且调用get_token函数，得到“）”返回返回到level3子程。在level3中判断出为“*”运算符时调用get_token函数，得到nsb2及其状态值后执行逻辑与运算，最终将计算结果返回到变量K中，结束表达式分析计算过程。

三、结束语

本文论述了电器控制线路在微机上模拟运行的核心问题——逻辑关系表达式的分解计算。设计这样一个应用软件，可以帮助设计者快速有效地检验设计结果、分析线路潜在问题，可以说是电器控制线路CAD不可缺少的重要环节，同时也是CAD技术大有可为的一个领域。

数字电路与逻辑设计 篇四

关键词：高职教育；项目化教学；形成性考核

作者简介：张丽（1981-），女，江苏南通人，南通农业职业技术学院机电系，讲师。（江苏 南通 226007）

中图分类号：642.0 文献标识码：A 文章编号：1007-0079（2013）26-0051-02

“数字电路与逻辑设计”是机电专业中的一门专业基础课，它的特点是逻辑性、实践操作性强。它的先导课程有“电路分析”、“模拟电子技术”和“protel99SE”，后续课程有“单片机技术”、“家电原理”和“电子测量技术”，在整个学科体系中起着承前启后的重要作用。

一、“数字电路与逻辑设计”课程设计的理念

以职业能力培养为出发点，应遵循“手脑并用”、“做学合一”、“理论与实际并行”、“知识与技能并重”的教学原则，突出以“能力为本位”的课程模式，以应用和就业为导向，以培养职业技能为目的。以学生为主体，教师为主导，才能充分发挥学生的自主学习积极性。把握学生的认知过程和接受能力的规律，注重对学生创新意识和创新能力、综合意识与综合能力、实践意识与实践能力的培养。以理论联系实际为指导，重点提升学生运用知识的能力，使之养成良好的学习习惯，把握行为引导法促进学生能力提升的发展性教育理念。

二、高职教育及高职学生的特点

高职学生的特点是基础知识薄弱、理论学习困难、学习情绪化、对感兴趣的事物接受能力强。

高职教育的特点是面向岗位群，机电专业面向的岗位主要有：

生产现场操作及维修岗位：要求具有机电产品生产现场的工艺实施能力；机电工具设备的使用与操作能力；对机电产品进行装配、检测与调试的能力；要求仪表的使用、计算机测试、系统分析或产品故障分析的技术能力要强。

机电产品、设备安装及调试岗位：能够对机电设备进行安装、调试、运行管理与设备维护，并能对一般控制系统进行维护与改造。

机电产品、设备技术管理及服务岗位：要求技术管理人员具备看懂机械图纸和电气图纸的能力；具有机电一体化设备的使用、维护、管理能力，具有一定的生产管理、技术管理等知识。机电设备销售与售后服务技术人员具有机电设备的原理、装配工艺等知识，具有机电设备的检测与维修能力。

三、“数字电路与逻辑设计”项目化教学的必要性

传统的教学法是从知识点的掌握到电路的分析再到电路的设计，由局部到整体，自下而上。它以教师为中心，以课堂为中心，以教材为中心，忽视了学生积极性、主动性的发挥，实践以模仿为主，突出技能性训练，缺少设计性、创新性，教学效果不是很理想。

因此，必须根据不同的岗位职业能力要求，确定课程的职业能力目标：会用各种表示方法描述数字电路逻辑功能，会分析常用电路的功能；能完成数字电路的设计，能分析和排除电路中出现的故障；能通过对数字集成电路芯片资料的阅读，了解数字集成电路的逻辑功能和使用方法；能熟练掌握数字电路中常用仪器仪表的使用；能画出所设计的数字逻辑集成电路的电原理图，能列出所设计的电路的元器件清单，会撰写所设计电路的测试说明。

根据课程的职业能力要求确定课程的知识目标：掌握逻辑代数基础知识；了解集成逻辑门电路内部构造；掌握组合、时序逻辑电路的分析设计；理解触发器的工作特性；掌握脉冲波形的产生和整形；A/D及D/A转换。

在此基础上采用项目教学法，它是从实际问题出发来讲电路的构造、元器件的选择，再到知识的运用，由整体到局部，自上而下，宏观把握，以学生为中心，以项目为中心，以实际经验为中心，紧紧围绕工作任务完成的需要来选择和组织课程内容，突出工作任务与知识的联系，让学生在职业实践活动的基础上掌握知识，增强课程内容与岗位职业能力要求的相关性，大大提高了学生的就业能力。

四、“数字电路与逻辑设计”课程设计思路

为落实以培养学生职业能力为目标的课程实施，给出课程总体设计思路：坚持以高职教育培养目标为依据，遵循“以应用为目的，以必需、够用为度”的原则，以“掌握概念、强化应用、培养技能”为重点，力图做到“精选内容、降低理论、加强基础、突出应用”。

课程设计以电子产品的制作为载体，以便于与企业共同开发该课程：项目一，声光控制灯电路制作；项目二，竞赛抢答器制作；项目三，电子生日蜡烛制作；项目四，流水彩灯制作；项目五，31/2位直流数字电压表的制作。

项目的选择以课程标准中的教学内容为依据，既与数字电路知识紧密结合，又能够充分体现当前的工程实际情况，同时具有一定的创新空间，学生可以运用学过的知识进行创造发挥。

通过任务引领的项目活动将必备的知识、技能、行为、态度内化融合，使学生具备本专业的高素质劳动者和高级技术应用人才所必须的数字集成电路设计、制作与测试的基本知识和基本技能，同时培养学生爱岗敬业、团结协作的职业精神。

五、“数字电路与逻辑设计”教学内容的设计

该课程的总体目标：使学生具备本专业的高素质劳动者和高级技术应用型人才所必需的电子设计基本知识，具备灵活运用常用数字集成电路实现逻辑功能的基本技能；为学生全面掌握电子设计技术和技能，提高综合素质，增强职业变化的适应能力和继续学习能力打下一定基础；通过问题的解决，培养学生团结协作、敬业爱岗、吃苦耐劳的品德和良好的职业道德观。

1.内容的选取

以项目二竞赛抢答器的制作为例来说明：

根据总体目标确定该项目的知识目标、技能目标、素质目标。

知识目标：掌握编译码器知识、触发器知识、计数器知识、脉冲波形的产生和整形知识、单稳态触发器知识、复习逻辑代数知识。

技能目标：掌握编译码器、计数器功能、选择连接及使用；掌握555定时器的连接及使用；运用仿真软件画仿真图；具备查阅集成芯片产品手册的能力。

素质目标：培养耐心细致的工作态度，培养严谨扎实的工作作风，培养学生竞争与合作意识。

2.教学内容的序化

（1）任务下达。将项目分解为五个子任务：译码电路的设计与制作、抢答电路的设计与制作、倒计时电路的设计与制作、声响电路的设计与制作、控制电路的设计与制作。

以子任务抢答电路设计与制作为例。知识目标：学习掌握二进制编码器、二进制优先编码器、BCD编码器、BCD优先编码器。能力目标：掌握编码器功能、选择连接及使用、运用仿真软件画仿真图、具备查阅集成芯片产品手册的职业能力。素质目标：培养耐心细致的工作态度、严谨扎实的工作作风、竞争与合作的意识。

对该子任务进行分析：选手抢答情形即选手A首先按下按钮，显示屏上显示A抢答成功，其他选手再按按钮无效，选手A松开按钮后，显示屏上A抢答成功的状态保持不变，直到主持人清零，进行下一轮抢答。抢答电路的重要功能：锁存功能。既要能“锁”，也要能“存”。“锁”——其他选手，“存”——抢答成功的选手信息。通过类比的方式引入编码的概念，对该任务进行仿真后下达任务卡。

（2）资讯。让学生回顾以往解决相关问题的方法，给出用门电路实现的方法；让学生检索常用编码器的数据手册，通过手册了解芯片的功能和基本使用，掌握编码器的测试方法，通过测试加深对芯片的功能和使用方法的了解。

教学重点：二进制编码器与优先编码器的异同点。教学难点：编码器的使用。对芯片进行测试后进行芯片用法分析。

（3）计划决策。通过类似电路分析，启发学生思路；引导学生讨论该任务中编码器的选型，分析采用二进制编码器设计的缺陷；重点讨论如何解决优先编码器的硬件电路已经固定好的优先级；深入各小组听取学生决策意见；根据任务要求，各小组讨论出任务实施方案，设计出系统框图，指导老师确认方案的可行性。

（4）任务实施。任务的实施过程主要以学生为主体，学生三人一组，将学习能力较好、中等、较弱的学生合理分配到各组，教师指导、答疑。

（5）检查评估。根据各小组的演示给出综合评价（部分实现、全部实现、有创新功能）；抽取设计较佳和较差电路进行点评；教师给出优化电路，要求学生课后进行分析。

3.教学手段、方法

项目二的教学方法：基于问题教学法 （从实际问题抢答竞赛出发）；基于兴趣的教学法 （向学生进行任务的虚拟仿真flash演示）；理论实践二位一体教学法 （编码器功能知识的掌握与电路搭建）；可视化教学法（芯片功能的测试将传统测试方法与专用的数字芯片测试仪结合）；小组讨论法（3人分组）；启发式教学法（任务分析部分）；类比教学法（编码概念引入部分）；探究法（任务实施过程中）。

本门课程教学手段、方法：任务驱动法、行为导向项目教学法；工学结合，现场教学法（项目中每个任务的综合）；传统教学手段（讲解法、示范法、模仿法、练习法）；多媒体教学手段（PPT课件、flash仿真、网络教学及互动平台）。

六、“数字电路与逻辑设计”考核评价方式

建立终结性评价和过程性评价相结合的评价方式。终结性评价中知识考核占30%，综合考核占70%。过程性评价以项目为单位，其中教师评价占40%，学习档案占30%，小组评价和自我评价各占15%。

七、总结

以职业岗位活动调研为前提进行职业能力需求分析；以职业能力需求分析为导向确定课程职业能力目标；根据职业能力目标的需求确定知识目标；根据岗位工作过程和认识规律构建教学模块；以职业能力训练项目作为课程目标和教学内容的载体；以真实的职业活动实例作为训练素材；通过项目教学真正实现“教、学、做”三者的融合；建立以形成性考核为主的课程考核体系。

参考文献：

[1]胡锦。数字电路与逻辑设计[M].第2版。北京：高等教育出版社，2002.

数字电路与逻辑设计 篇五

[关键词]：组合逻辑 时序逻辑 虚拟系统模型

一、前言

数字逻辑是数字电路逻辑设计的简称，是计算机及相关专业的一门必修的专业基础课，其主要内容是用数字电路进行数字系统逻辑设计，包括组合逻辑电路、时序逻辑电路及其混合逻辑电路的分析与设计技术。不管是什么样的电子数字计算机，无非是由具有各种逻辑功能的逻辑部件组成的，但在设计过程中一定需要进行各种单元电路和系统整体的实验和测试，以确保逻辑正确，时序无误，并且性能良好。

需要实验和测试，就需要相应的逻辑元器件来构建电路，还需要测量、测试及辅助分析用的仪器设备，当然也需要相应的电源、信号源等。如果一切都需要真材实料，毫无疑问是一般学习者无法解决的问题。因为学校的教学资源有限，即使是在校的大学生，实验室的资源也不可能满足其所有需求，对于校外的其他学习者就更加困难。因此，寻找一种接近实际的虚拟系统作为实现数字逻辑电路的分析与设计、实验和测试的工具，会对学习者有很大的帮助，只有通过理论与实践的结合，才可能加深学习印象，提高学习效果，减少设计错误，明确电路的设计性能。

Proteus VSM（Virtual System Model，虚拟系统模型）正好可以满足学习者的这些需求，它是由英国Labcenter Electronics公司开发的一款EDA软件，是目前世界上最先进、最完整的仿真平台。Proteus软件具有多种元件库，其中的元器件大多均可直接用于实际电路的搭建，而且该软件提供了多种与实际仪器仪表用法相似的虚拟仪器设备，还有各种信号源，几乎可以完成各类数字逻辑电路的设计、测试和辅助分析工作。由于这些虚拟元器件、仪器设备和信号源可以随意取用，既不需要花钱购买，又接近实际实物的效果，而且不需要维护，不会因为学习者的误操作或使用不当而造成元器件和仪器设备的损坏，更不会影响到人身安全，而且仿真效果非常逼真。因此，不仅使任课老师可在课堂上以形象生动的仿真演示提高学生的学习兴趣，而且可引导学生将相应实验推广至课外的任何地点。学习者可根据自己的需要，自行设计实验项目，从系统提供的元件库中找到相应的虚拟元件，形成自己的实验电路，从系统提供的虚拟仪器中找出自己需要的仪器设备，从系统提供的信号源中随意取得所需使用的各种信号源，从而实现对所需电路进行设计、测试和分析，有效地解决学习过程中的各种疑难问题，提高自己的实际设计能力。

二、组合逻辑电路的分析与设计

组合逻辑电路是由与门、或门和非门等门电路组合形成的逻辑电路，对于一些常用的组合逻辑电路，许多IC芯片制造商已经提供了相应的集成电路芯片，即使是一些复杂的组合逻辑关系也可以通过常用IC芯片和一些辅助门电路组合而成。

1.组合逻辑电路的分析

所谓组合逻辑电路的分析，就是根据已知逻辑电路图，找出组合逻辑电路的输入与输出关系，确定在什么样的输入取值下对应的输出为1。当然，输入通常是多个逻辑量，而输出可以是1个或多个。

在对组合逻辑电路进行分析时，Proteus VSM提供了很好的仿真手段，如图1（a）所示的组合电路，如果需要分析其输入与输出的逻辑关系，可以设计一些辅助电路如图1（b），通过三个开关的按下与弹起为电路的三个输入端A、B、C提供不同的输入组合，观察不同输入所对应的两个输出端的逻辑电平，可列出真值表如表1所示。图中所示的情况是：输入A、B、C的值是1、0、1，而输出F2的值是1，F1的值是0。

根据真值表可以写出逻辑表达式：

从公式1可见，F1是在奇数个输入为1时才输出为1，而F2是两个或三个输入为1时才输出1，这正是一位全加器的逻辑表达式。其中，F1为本位和，F2为向高位的进位。对以上逻辑表达式进行化简可得：

这样就与电路完全一致了。

2.组合逻辑电路的设计

组合逻辑电路的设计是组合逻辑电路分析的逆过程，即根据输入与输出的逻辑关系要求，设计出满足符合要求的组合逻辑电路。

常用的组合逻辑电路包括译码器、编码器、多路选择器、比较器、加法器等，这些电路通常都有多种型号的IC芯片可供选择。在实际应用中，组合逻辑电路的设计通常都采用常用的IC芯片来构建，必要时再配合一些辅助门电路，这样的设计简单可靠，设计方法可按常规方式进行，但对于设计出的组合逻辑电路是否正确，就必须通过实验测试才能进一步确认，有了Proteus VSM，只需按设计电路图将所设计的电路在Proteus的ISIS（Intelligent Schematic Input System，智能原理图输入系统）中绘制出来，再配合一些辅助电路进行仿真，就可实现正确性的验证了。

比如，设计一个8位二进制加法器，可以用两片74LS283来实现，如图2（a）所示，具体电路的仿真结果如图2（b）所示，在图2（b）中两个8位二进数分别为：A＝00001111B＝0FH，B＝10011111B＝9FH，相加的结果通过两个数码管显示为AEH。用鼠标点击构成数据输入端的每一个LAGICSTATE图标，就可以像改变图1（b）的输入开关状态一样，使每一位的值在0和1之间切换，从而实现对不同的两组8位二进制数据进行相加运算，并将相应结果通过LED数码管显示出来。其实，即使不用LED数码管，通过仿真电平的颜色显示也可判断其值（红颜色为1，蓝颜色为0）。比如，从图2（b）可见，其输出引脚8位的值，其从高位到低位的二进制数为1010 1110，所以显示的十六进制值为AEH。从U2的C4脚输出电平可见（用LOGIC PROB）显示，没有向高位进位。

三、时序逻辑的电路分析与设计

时序逻辑电路是由触发器和门电路组成的具有记忆功能的逻辑电路，对时序逻辑电路的分析与设计采用Proteus VSM作为辅助手段，更能起到事半功倍的效果。

下面以设计一个六十进制计数器为例，简要介绍其分析与设计过程。首先已知常用IC中有BCD计数器功能的IC芯片，如74HC160是同步预置数，异步清0的十进制加法计数器，对于六十进制计数，只需用两片74HC160再配以少量辅助门电路即可完成。但在设计过程中，方式方法可以有多种，比如两个BCD计数之间的计数过程是同步还是异步、如何处理进位等。

以图3（a）为例，其计数过程就是异步方式，其十位的计数脉冲单纯由个位的进位提供。这种方式在仿真时，有可能出现错误。其原因有二：一是由于个位的进位RCO经反相后给十位作为计数脉冲。刚开始工作时，由于个位的RCO为0，所以经反相后为1，这就使得十位得到一个不应有的进位而产生了一个误计数，其仿真如图3（b）所示，还没有按过按钮时，其计数显示结果居然是10，显然这就是由于十位的误计数造成的；二是由于个位的进位RCO=D3&D0&T，当计数值由0111(1000时，因电路中的竞争冒险可能存在短暂的D3=D0=1的时刻，也可能导致十位计数器误计数。因此需要对电路进行改进，将十位的计数脉冲改成同步方式，即计数脉冲同时供给个位和十位，而十位的计数使能信号由个位的RCO输出提供，十位的回零装入信号LOAD设置为个位的RCO和十位的Q2、Q0三者的与非提供。改进后的电路如图4所示，在刚开始仿真时，计数结果显示为00，每按一次按钮，计数值加1，计到59时，再按一下按钮，则计数显示回零，这样就达到了预期的设计要求。

四、数字逻辑课程设计

课程设计是数字逻辑课程的一次综合应用实训，是对本课程的各个知识点的溶汇贯通，在以往的课程设计中，由于实验箱的数量有限，元器件也不可能满足所有课程设计者的要求，所以学生的课程设计大多停留在理论设计上，无法进行真实的正确性验证。通过引入Proteus VSM后，可以满足所有愿意参与在该虚拟平台上进行课程设计的学生要求。在课程设计的验收过程中，十多个题目都有人参与，设计结果多种多样，但都可以保证在虚拟系统环境下的运行正确，学生的兴趣很大，设计完全可达到预定的要求。如图5所示为某个学生设计的数字时钟的仿真运行效果。

五、结语

数字电路与逻辑设计 篇六

论文关键词：现场可编程门阵列，VerilogHDL,USB,FIFO,只读存储

在数据域测试的领域中，大多数情况下只在意数据信号之间的逻辑关系和时序关系，缺忽视了实际的具体波形。对于设计人员来说，若想从大量的数据流中找出一些无规则、隐蔽、随机的错误无异于大海捞针，所以，必须采用一些全新的测试设备才能及时、迅速、准确的解决问题，如逻辑分析仪、仿真器、数据图形产生器、嵌入式开发系统等等。其中，逻辑分析仪（Logic Analyzer，简称LA）是最基本、最具有代表性的数据域测试仪器。

理论分析

逻辑分析仪的主要作用是在时钟作用下对被测系统的数字信号进行采集并显示出来，来判断时序正确与否。与示波器不同，逻辑分析仪没有具体的电压值显示，并且通常只显示两个电压--即逻辑“1”和“0”，因此设定一个电压作为参考是必需的，被测信号通过比较器与参考电压进行比较，比参考电压高的为高电平（即为逻辑“1”），同理，比参考电压低的即为低电平（逻辑“0”），在高电压与低电平之间形成数字波形。例如：利用100MHZ采样频率的逻辑分析仪对一个待测信号进行检测时，我们设定参考电压为2V，逻辑分析仪平均每10ns就对被测信号采取一个点，高于2V的为逻辑“1”，低于或等于2V的为逻辑“0”，之后“1”和“0”就可以连成一个简单且连续的波形。在此波形中，设计人员能很方便的找出异常的地方。总之，逻辑分析仪是一种分析数字化设备软件和硬件的测试仪器，主要用于分析数字系统的逻辑关系，有效的解决了复杂类型的数字系统的检测和故障诊断为题。

逻辑分析仪的总体组成

逻辑分析仪一般由四个部分组成：触发识别、数据捕获、数据存储、数据显示。各个通道中的的数据流是很长的，为了捕获和显示想要的内容，首先要有触发识别电路去寻找触发字或触发事件。一旦找到，就产生触发信号去控制存储和显示，触发信号也可以由外部输入。为了获取多路数据，逻辑分析仪都具有多路数据采集探头，各路数字输入信号采集后存入输入寄存器。逻辑分析仪的数据采集是在时钟作用下按节拍进行的。时钟信号可以由外部输入，也可由LA的内时钟发生器产生。逻辑分析仪的功能模块图如图1所示，主要的功能模块是在FPGA内部实现的。

外部时钟(clk)50MHz输入，时钟选择模块利用PLL进行4倍倍频，采样频率最高达到200MHz，将此时钟作为基准时钟，在此基础上进行分频，针对不同频率的信号选择不同的采样频率，获得理想的采样时钟。

数据捕获模块采用8个逻辑分析仪测试探针对数字高低电平进行采样，采样时钟按信号最高频率的2倍以上的频率进行采样，这可以通过软件进行设置获取相应的采样时钟。

FIFO存储模块在触发信号到来时对采集进来的数据进行存储，FIFO存储器具有先进先出的优点。

触发控制模块分析触发条件，产生触发信号。逻辑分析仪的触发方式有电平触发、边沿触发、条件触发、立即触发等，本设计采用的是条件触发和立即触发两种触发方式。

USB接口时序控制模块产生USB接口读写时序，以便FPGA和USB之间进行进行数据读取。

逻辑分析仪各个功能快的设计与仿真

本设计的逻辑分析仪的功能模块分为5个：PLL模块、CLK模块、FIFO_ctrl模块、CTRL模块、FPGA_USB模块。模块编译成功之后，可以利用QuartusⅡ软件提供的仿真工具进行时序仿真或者功能仿真。通过仿真可检查设计的系统是否能实现预期的功能，也能检查出设计中存在的问题以便进行设计改进。

(1)PLL模块

为了实现较高的采样频率，在外部晶振50MHz基础上，采用QutartusⅡ产生PLL

倍频模块实现4倍倍频，如下图所示。其中，inclk0端口是5OMHz输入端口，C0是模块倍频输出端口。

(2)采样时钟模块

采样时钟模块用于选择采样频率，本设计提供多种采样频率，由PLL倍频后的时钟送到FPGA的可编程分频器，经过可编程分频电路之后产生分频时钟，输出到时钟选择器。时钟选择器相当于一个单刀多掷的模拟开关，根据采样频率控制命令来控制某一路时钟接通，输出给采样存储模块。

(3)存储模块

为了保证逻辑分析仪预设的触发条件到来时能够实时地对采集到的数据进行存

储，本设计采用了FPGA内部FIFO进行存储，FIFO可以直接由QuartusⅡ直接生成，在QuartusⅡ下设计生成的存储模块如图所示。采样时钟由sam-clk来控制，FIFO的存储深度是4096words，该模块中 wrreq为写数据使能信号，只有当触发控制条件到来时wrreq端口置为有效，FIFO开始存储数据。data[7..0]为数据输入端口，q[7..0]为数据输出端口，只有当读数据使能rdreq有效时才可以从FIFO读取数据。wrreq和rdreq均可以通过软件设置低电平或者高电平有效，在该模块中设置的是高电平有效。

结 语

逻辑分析仪是一种类似于示波器的波形测试设备，它可以监测硬件电路工作时的逻辑电

平（高或低），存储后用图形的方式直观地表达出来，主要是方便用户在数字电路的调试中观察输出的逻辑电平值。逻辑分析仪是电路开发中不可缺少的设备，通过它，可以迅速地定位错误，解决问题，达到事半功倍的效果。

参考文献

[ 1 ] 潘松，黄继业。 EDA 技术实用教程[M] . 科学出版社，1999 :2622265.

[ 2 ] 夏宇闻。Verilog数字系统设计教程[M].北京：北京航空航天大学出版社，2006.

[ 3 ] Brock J.La/Vleres,Kenneth Johnson．怎样确保检验成功一逻辑分析仪探头基础介绍[J]今日电子，2004(6)：87．90

[ 4 ] 邱宁．利用USB总线的虚拟逻辑分析仪[J].自动化仪表，2003，24(9)：21-24

数字电路与逻辑设计 篇七

【关键词】逻辑分析系统；示波器；数字电路

引言

当无故障的电路系统所判断的逻辑功能和数字电路所实现的逻辑系统不符时，则表明该系统出现了故障问题。数字电路的故障问题分为两大类，分别为：物理故障、逻辑故障。物理故障是因为内部的连线发生短接、电路原件损坏等原因。逻辑故障是因为数字电路系统的控制逻辑系统出现异常。在以上的故障当中，如果故障不随着时间的变化而改变我们称之为永久故障；如果故障时隐时现称之为间歇故障。数字电路的故障大多是因为固定性的逻辑故障，为了能够有效地检测故障，以确保数字电路的正常平稳工作，就需要对数字电路进行测试。要诊断以上问题的所在需要根据相关仪器进行确认，这些仪器能够精准的判断系统的问题所在，进而确定故障的准确位置。

通常使用逻辑分析仪的场合主要有：1、需要观察多个信号的问题。2、需要同硬件设施相同的方法查看信号。3、需要高低电平模式进行触发。4、查看及时跟踪软件在系统当中的作用与情况。

1 逻辑分析仪的相关概念

（1）通道数量：通道数量它是逻辑分析仪中最简单的指标。如果对数字电路系统进行全面的检查和分析，就必须将待测信号全部引入到逻辑分析仪当中。逻辑分析仪的通道数为被测系统的总线路数+数据总线书+时钟线数。针对8位系统而言，需要最少30个通道的逻辑分析仪，所以在一般情况下逻辑分析仪到多数通道数为34，到目前为止最高的通道数已经高达340个。

（2）定时采样速率：当进行定时采样的分析，需要拥有较高的分析采样速率。目前而言主流的逻辑分析仪采用的速率可达到2GS/s，在此速率下，能够观察到0.5ps时间的细节分布。

（3）状态分析速率：当进行状态分析时，逻辑分析仪外部的时钟是逻辑分析仪在采样时的基准时钟。该时钟的最高分析速率就是逻辑分析仪最佳状态下的分析速率。现在市面上的主流分析速率为100-500MHz。

（4）通道记录长度：逻辑分析仪当中的内存能够对其收集的数据进行对比、分析与转化。

（5）测试夹具与探头：探头是连接逻辑分析仪和被测器件的纽带。探头的它能够保持信号的完整。随着科技的发展，芯片的封装密度逐渐升高，如果想要将信号引出，非常的困难；与此同时现在的分立器的尺寸也逐渐变小。在此测试夹变得尤为的重要，它能够使人脱手操作，防止芯片因为短路而烧坏。

2 逻辑分析仪与示波器的对比

逻辑分析仪的起步较晚，因为示波器不能够同时满足多路的测试，所以逻辑分析仪被发明出来。在测试领域，示波器是相对最早的测试设备，它是基于雷达扫描原理，对信号进行收集和再现，源于传统的模拟电路和模拟信号基础。伴随着数字技术的进步，数字信号的测试尤为的重要，期初数字信号测试利用示波器，后来发明了状态分析仪和定时分析仪，由于二者的成本较高，所以市场的流通并不理想。

逻辑分析仪通常仅有俩个电压等级：低电压和高电压。逻辑分析仪它是通过收集的信号进行分析判定，低于参考电压为0，高于参考电压为1，形成0与1的数字波形。自逻辑分析仪诞生以后，它就被扣上操作繁琐，价格昂贵，对于使用人员需要很高的要求，与示波器相比仅仅多了几项功能的帽子。但是随着科技水平的发展，逻辑分析器的成本逐渐的降低，它已经逐步的成为基本的测试工具。

3 逻辑分析仪的应用

在使用逻辑分析仪时我们应该注意以下几点，就能够发挥其真正的作用。

（1）被测系统同逻辑分析仪的探头连接。在使用该工具之前，第一要选择适当的探头和需要被测的系统相连接，探头内部有着比较器能够将输入的电压和门限的电压二者进行比较，来确定逻辑状态。该探头的类型有很多，需要根据需要来选取对应的探头。最普遍的探头一般是点对点式的“夹子状”。逻辑探头能够将高质量的信号捕获，同时能够将影响限制到最低。逻辑探头还能够将高质量的信号传递到逻辑分析仪器中，与电路板有着多种连接方式。

（2）触发条件和时钟模式。当逻辑分析仪与需要被测的系统连接完毕后，就需要对触发条件以及时钟模式进行设置。异步捕获与同步捕获是逻辑分析器的两种特殊的捕获方式。

异步捕获模式：逻辑分析仪采用内部时钟对数据分析采样，采样速度快，测试的分辨率非常高。采样速率对于异步定时而言是非常的重要，异步捕获模式通常没有稳定的时间关系，其主要的关系为被测系统与时间的关系。同步捕获模式：该捕获模式通过利用一个被测信号作为时钟信号。逻辑分析仪一般情况下在外部的时钟边缘进行采样，所收集的数据能够代表逻辑信号被测电路的此时状态。逻辑分析仪收集的时钟信号一般被要求小于一定的频率，该频率为逻辑分析仪最大状态速率。逻辑分析器的一大优点就是能够对任何的逻辑条件进行触发。这样能够设定何时能够捕获数据，筛选捕获的数据，并且能够跟踪被测电路的逻辑状态，同时将被测系统中触发用户已经定义的事件。

（3）捕获被测信号。在使用逻辑分析仪之前需要确定逻辑分析仪的通道数。数字系统当中有着各不相同的宽度，通道数量通常情况下是总线宽的4倍。将捕获信号确定后，需要考虑逻辑分析仪的存储深度。逻辑分析仪会将捕获到的数据立刻传递给存储器当中。存储器它是逻辑分析仪的“心脏”，它不仅是被采样数据的目的地，而且还是逻辑分析仪分析数据的中心。

（4）分析与显示捕获数据。逻辑分析仪能够将捕获到的信号以不同的形式进行查看，例如二进制代码以及时间波形等形式。在一般情况下，相关人员使用总线形式来显示捕获数据。通常的逻辑分析仪能够观察多组平行的总线和相互管量的数据，这样能够了解逻辑代码的内涵。使用逻辑分析仪观察平行的总线时，首先需要先观察同步状态数据，如果同步状态数据出现问题，就需要去了解异步时钟数去解决问题所在。

4 结束语

逻辑分析仪的优点就是能够捕获并且显示许多信号，同时能够准确的分析这些被捕获的信号的逻辑关系和时间关系，逻辑分析仪是数字设计调试和判断过程中公认的最优秀的工具，它能够检验数字电路是否工作正常，帮助相关人员快速的排查电路系统问题。在当前逻辑分析仪的发展正在逐渐起步，随着时间的推进，在未来每一位工程师都能够轻松的使用逻辑分析仪。

参考文献：

[1]林玉池。测量控制与仪器仪表前沿技术及发展趋势[M].天津：天津大学出版社，2005.

[2]翟春林。业余逻辑分析仪[M].香港：无线电技术出版社，2003.

你也可以在好范文网搜索更多本站小编为你整理的其他数字电路与逻辑设计（多篇）范文。